Un filtro activo de armónicos solo es tan bueno como su lazo de control. El filtro debe detectar la corriente armónica, calcular una referencia en contrafase y conmutar los IGBT o SiC MOSFET antes de que la corriente de carga haya avanzado — todo dentro de una fracción del ciclo de red. En el diseño del filtro activo de armónicos CHITEK, ese lazo se ejecuta en una FPGA, y la elección del silicio fija el techo de lo que el lazo puede hacer. Este artículo cubre la cadena de control, el presupuesto de temporización, por qué los diseños basados en DSP resultan insuficientes, y cómo especificar y poner en marcha un AHF controlado por FPGA junto con un generador estático de var.
Qué Debe Hacer el Lazo de Control
Cada AHF ejecuta tres tareas en secuencia, y cada una consume tiempo del mismo presupuesto:
- Detección de armónicos — extraer el contenido armónico de la corriente de carga medida usando FFT o la teoría de potencia instantánea (teoría pq).
- Generación de referencia — invertir ese contenido para producir el comando de corriente de compensación i_c*.
- Síntesis PWM — conmutar el puente de potencia para que la corriente de salida siga a i_c* dentro de la banda de rizado.
El comando en sí es simple de enunciar:
i_c* = i_L − i_s(fundamental)
La dificultad es que i_L cambia continuamente. Un front-end rectificador en un variador de velocidad variable produce un escalón de corriente en cada conmutación, y el filtro tiene aproximadamente un periodo de conmutación para responder antes de que el error se integre en una distorsión visible.
Cómo Se Cuantifica el Control FPGA
La métrica que importa es la latencia del lazo: el tiempo desde un cambio en la corriente de carga hasta un cambio correspondiente en la corriente de salida del filtro. En un diseño basado en DSP, la muestreo, la entrada a la interrupción, el cálculo secuencial y la actualización PWM normalmente se apilan en decenas de microsegundos. Una FPGA ejecuta la detección y la matemática de referencia en hardware paralelo, por lo que la latencia cae al rango del microsegundo.
Ese margen es lo que permite al filtro seguir los armónicos 5, 7, 11 y 13 — los órdenes dominantes de un rectificador de seis pulsos — sin retardo de fase a la frecuencia de conmutación. La latencia también fija el ancho de banda de control alcanzable, y el ancho de banda fija qué tan rápido el lazo puede rechazar una perturbación.
Principales Causas de una Mala Compensación Armónica
Cuando un AHF rinde por debajo de lo esperado en sitio, la causa suele ser una de estas:
- Latencia de control — un lazo lento deja un error residual que se manifiesta como un THDi elevado en el PCC.
- Error de detección — un PLL que pierde el enganche durante la distorsión de tensión identifica mal el fundamental y mal asigna el contenido armónico.
- Jitter de temporización PWM — una temporización de compuerta imprecisa ensancha el rizado de corriente de salida y desperdicia el margen de conmutación.
- Saturación — el filtro se queda sin capacidad de corriente durante los picos de carga y deja de compensar.
- Resonancia con condensadores existentes — el filtro y un banco cercano interactúan, produciendo amplificación en lugar de cancelación.
Qué Coste Tiene
- Sanciones de la utility — IEEE 519 y GB/T limitan la distorsión de tensión y corriente en el PCC; un THDi residual sobre el límite es un cargo recurrente.
- Calentamiento de transformador y cable — la corriente armónica eleva las pérdidas I²R y reduce la capacidad.
- Fallo de condensadores — la tensión rica en armónicos acelera el envejecimiento dieléctrico en los bancos de corrección de factor de potencia.
- Disparos intempestivos — la tensión distorsionada confunde a los relés de protección y a los variadores.
Por Qué el Control Basado en DSP Resulta Insuficiente
Un DSP ejecuta el algoritmo de detección, el cálculo de referencia y la actualización PWM en secuencia. Cada paso espera al anterior, y cada interrupción añade sobrecarga. El resultado es un lazo lo bastante rápido para cargas de variación lenta, pero que se retrasa tras un variador que conmuta cada pocos cientos de microsegundos.
Subir el reloj del DSP solo ayuda marginalmente, porque el cuello de botella es arquitectónico, no de frecuencia de reloj. Un procesador más rápido aún ejecuta una instrucción a la vez. Mover la misma matemática al silicio de la FPGA elimina la serialización por completo.
Cómo el Control FPGA lo Repara
La FPGA divide la cadena de control en bloques de hardware paralelos que se ejecutan en el mismo ciclo de reloj. La detección, la generación de referencia y la comparación PWM avanzan simultáneamente en lugar de por turnos.
- Detección paralela — los bloques FFT o de teoría pq procesan todas las fases a la vez, sin recurso de ejecución compartido.
- PWM determinista — las señales de compuerta se generan en hardware, por lo que el jitter de temporización está acotado por el reloj, no por la planificación de software.
- Realimentación de lazo cerrado — la corriente de salida medida se compara con i_c* en cada periodo de conmutación, y el error se corrige antes de acumularse.
En el diseño del filtro activo de armónicos CHITEK, esta arquitectura baja el THDi del 30%+ a < 5% en el PCC, con la compensación siguiendo la carga en < 1 ms. La misma plataforma de control impulsa el CHITEK SVG, donde la inyección de corriente reactiva por fase mantiene el factor de potencia en 0,99+ y reequilibra la corriente de secuencia negativa que un banco fijo no puede tocar.
IGBT vs SiC
El lazo de control solo puede explotar la velocidad de conmutación que permite el estadio de potencia. Las unidades convencionales AHF y generador estático de var basadas en IGBT están limitadas cerca de 150 °C de temperatura de unión y conmutan típicamente por debajo de 20 kHz. Los SiC MOSFET elevan el límite de unión a 200 °C, ofrecen aproximadamente 10× el campo de ruptura, y soportan 2-3× la frecuencia de conmutación con unas 50% menos de pérdida de conmutación.
| Parámetro | Estadio IGBT | Estadio SiC MOSFET |
|---|---|---|
| Temperatura de unión | ~150 °C | ~200 °C |
| Frecuencia de conmutación típica | < 20 kHz | 2-3× mayor |
| Pérdida de conmutación | Línea base | ~50% menor |
| Margen de ancho de banda de control | Limitado | Amplio |
El efecto práctico es un lazo interno más rápido, un filtro de salida más pequeño y un armario más estrecho para la misma corriente de compensación. Esa es la dirección sobre la que se construye la plataforma LV AHF + SVG de CHITEK.
Lista de Verificación de Despliegue
- Mida la corriente de carga y la tensión del PCC durante un ciclo de trabajo completo; registre el espectro armónico y el peor THDi.
- Confirme los órdenes armónicos dominantes y dimensione la corriente del filtro para cubrirlos con un margen del 15-25%.
- Verifique la latencia del lazo de control frente al escalón de carga más rápido esperado en sitio.
- Audite los bancos de condensadores existentes por resonancia antes de la puesta en marcha.
- Compruebe el margen de red débil y confirme que el filtro mantiene la regulación ante la peor caída de tensión.
- Tras la puesta en marcha, vuelva a medir el THDi en el PCC frente a los límites IEEE 519 y GB/T.
Perfiles Típicos de Aplicación
- Clústeres de variadores de velocidad variable — escalones de conmutación cada pocos cientos de microsegundos; la latencia FPGA mantiene pequeño el error residual.
- Centros de datos — las fuentes conmutadas generan armónicos de banda ancha que necesitan detección paralela en muchos órdenes.
- Plantas industriales con carga no lineal mixta — un CHITEK AHF y un CHITEK SVG combinados manejan tanto la distorsión de forma de onda como la compensación reactiva desde una sola plataforma de control.
- Alimentadores de red débil — la respuesta rápida del lazo estabiliza la tensión donde un controlador lento oscilaría.
Conclusión
El control FPGA es lo que permite a un filtro activo de armónicos responder en microsegundos en lugar de milisegundos, y es la razón arquitectónica por la que los diseños de filtro activo de armónicos CHITEK mantienen el THDi por debajo del 5% en cargas dinámicas. El estadio de potencia SiC amplía esa ventaja al ensanchar el ancho de banda que el lazo de control puede usar realmente. ¿Cuál es su peor escalón de carga en el PCC — y su filtro tiene el presupuesto de latencia para seguirlo?